
上QQ阅读APP看本书,新人免费读10天
设备和账号都新为新人
6.4 音频编解码芯片
音频编解码芯片完成数字音频和模块音频之间的相互转换,如图6-6所示为UDA1341TS的框图。可以看到,除了DAC和ADC,还包括数字接口、数字混合、内插滤波、噪声整形、L3接口等。数字接口完成IIS接口与DAC/ADC之间的转换,数字混合、内插滤波、噪声整形为音频信号处理,L3接口通过控制寄存器实现对UDA1341TS的工作状态的控制。

图6-6 音频编解码芯片UDA1341TS的框图
L3接口时序如图6-7所示。首先送入8位地址选择所要读写的寄存器,然后送入数据字节。数据字节数可以大于1。L3MODE信号为0表示地址周期,L3MODE信号为1表示数据周期。L3CLOCK是时钟输入,而L3DATA为数据输入/输出。L3接口地址周期的细节如图6-8所示,数据周期的细节如图6-9所示。

图6-7 L3接口总体时序

图6-8 L3接口地址传输时序

图6-9 L3接口数据传输时序