2.3.3 DC/DC耗损寿命模型

失效率表征产品发生随机失效的一种可能性，而耗损寿命则表征产品的耐久性。与各种外在因素及内在缺陷导致的随机失效不同，电子元器件的耗损失效是由于自身结构和材料在应力作用下发生老化和性能退化导致的寿命终了，在众多固有退化的失效竞争中，最短失效时间的失效机理决定了产品的耗损寿命，也称为“短板”寿命。为保证微组装产品的工作寿命，应对其内装元器件、互连和封装的潜在失效机理进行评估，确保这些失效机理的失效时间大于产品的工作寿命。例如，通信行业要求对光电模块至少3种以上的潜在失效机理进行评估，JEP122H、ANSI/VITA51.2等标准给出了器件芯片级、封装组装级的主要失效机理及其失效时间模型[16,17]。

1.芯片级失效机理及模型

长期稳态温度应力下，厚膜DC/DC内装VDMOS开关管、三端稳压器，芯片级主要潜在失效机理及其失效时间模型如下。VDMOS芯片三种典型失效机理的：TDDB失效机理、阈值电压漂移失效机理和三端稳压器表面反型失效机理。

1）VDMOS芯片TDDB失效机理

TDDB是MOS栅氧介质退化导致芯片失效的一种失效机理，这是由于栅氧介质绝缘性能退化形成导电通道，从而使阴极阳极短路。

描述VDMOS芯片TDDB失效机理的失效时间模型[16,17]：

式中，TTF是失效时间；A_o是比例系数，取决于材料和工艺参数；γ是场加速参数，单位为cm/MV，它的值取决于温度γ（T）=a/KT，a是分子有效偶极子；E_ox是施加于电介质的外部电场，单位为MV/cm，E_ox是电压和氧化层厚度（t_ox）的熵；E_a是TDDB的激活能，单位为eV；K是玻耳兹曼常数（8.617×10-5eV/K）；T是温度，单位为K。

式（2-12）是描述栅氧介质退化击穿失效时间的E模型，即恒定电场/电压加速指数模型。E模型主要针对厚度大于4nm的栅氧介质层，TDDB低电场（＜10MV/cm）的原因是由于Si/SiO₂界面发生了场增强型热键损伤，电场E使热键损伤的激活能降低，因此失效反应率呈指数方式增加，而失效时间（TTF）则相反，随温度的指数下降。

2）VDMOS芯片阈值电压漂移失效机理[18]

VDMOS的阈值电压漂移会影响输出电流，降低DC/DC的电压转换效率。引起阈值电压漂移的原因是SiO₂表面、界面以及层内的电荷移动，芯片在氧化和钝化工艺过程中容易引入Na+离子，由于Na+离子在氧化层中可以移动，当芯片处于高温和电压偏置的状态下，会引起界面电荷积累和表面电荷扩展，导致阈值电压漂移，在强电场作用下，产生的高能自由载流子会造成在Si/SiO₂界面处能键的断裂，并注入到SiO₂中而被俘获，键的断裂和被俘获的载流子会产生氧化层陷阱电荷和界面态，导致VDMOS阈值电压漂移。

对n沟道MOS，其阈值电压漂移与氧化层陷阱电荷和界面态电荷存在如下关系：

式中，是n沟道MOS阈值电压漂移量；ΔN_itn是界面态电荷数量；ΔN_atn是氧化层的陷阱电荷数量；q是电荷量；C_ox是氧化层电容。

式（2-13）表明，对n沟道MOS，当界面态电荷比氧化层中的陷阱电荷多时，阈值电压向正方向漂移。温度的升高会加速VDMOS的阈值电压漂移，其失效时间可由Arrhenius经验公式描述：

式中，TTF是失效时间；a是常数；K是玻耳兹曼常数（8.617×10-5eV/K）；E_a是阈值电压漂移失效激活能；T是温度，单位为K。

3）三端稳压器芯片表面反型失效机理

芯片表面反型是指Si/SiO₂界面聚集可动离子导致芯片漏电流增大的一种失效机理，由于Si/SiO₂界面处碱金属元素（Li、Na、K）可动离子的聚集，引起芯片表面反型，导致漏电流增加，最终导致失效。这种由表面反型导致的漏电流增大现象，可以在高温烘烤后消除。

描述三端稳压器芯片表面反型失效机理的失效时间可以用Eyring模型[16]：

式中，TTF是失效时间；A是材料常数；是平均可动离子流，e是可动离子电荷量；E是通过栅介质的电场，ρ可动离子密度，D₀是扩散系数；E_a是可动离子扩散激活能（0.75～1.8eV）；K是玻耳兹曼常数（8.617×10-5eV/K）；T是开氏温度。

式（2-15），平均可动离子流由两部分组成，是引起芯片工作期间表面反型的离子漂移分量，是离子反向扩散恢复分量，若反向扩散恢复分量很小，则芯片表面反型失效机理的失效时间模型简化为式（2-16）。

2.组装级失效机理及寿命模型

长期稳态温度应力下，厚膜DC/DC的芯片焊接、内引线键合等存在的两种典型的失效机理为：芯片与厚膜基板焊接界面IMC生长、内引线Au-Al键合界面退化及柯肯达尔空洞。芯片组装级的两种主要潜在失效机理及其失效时间模型如下。

1）芯片与厚膜基板焊接界面IMC生长

芯片与Au-P-Pd多元金属厚膜导体采用Pb-Sn焊接，Pb-Sn焊料与厚膜Au-Pt-Pd之间相互扩散生成金属间化合物（IMC），过量的IMC将导致芯片与厚膜基板的接触电阻增加，结合强度下降。IMC生长速率及温度条件遵循Arrhenius模型，IMC厚度与时间的关系如下[19]：

式中，h是IMC厚度；焊料为63Sn-37Pb、厚膜为76Au-21Pt-3Pd，时间指数n=0.78；激活能E_a=106kJ/mol；A是与扩散相关的常数；K是玻耳兹曼常数（8.617×10-5eV/K）；T是温度，单位为K；t是失效时间，根据IMC临界厚度判据确定；t是IMC生长时间，IMC：AuSn₄、PtSn₄、PdSn₄。

对芯片与厚膜基板的焊接强度评估，可以按照GJB 458B标准的方法2019.2“芯片剪切强度”，失效判据以芯片面积大小而定，以残留芯片附着材料外形确定是否焊接强度不足。

2）内引线Au-Al键合界面退化及柯肯达尔空洞

Au内引线与芯片Al键合盘的键合，通过Au-Al界面的金属互扩散生成薄层IMC，形成良好键合界面。高温下，键合界面的脆性IMC过分生长，并在界面形成环形柯肯达尔空洞，造成键合界面接触电阻增大、键合强度下降甚至在芯片表面脱开。

Au-Al键合界面IMC生长速率及温度条件，遵循Arrhenius模型[20,21]：

式中，h是Au-Al键合界面IMC厚度，单位为cm；t是失效时间，单位为s；D₀是扩散常数，单位为cm2/s；E_a是激活能，单位为eV；K是玻耳兹曼常数（8.617×10-5eV/K）；T是温度，单位为K。

若芯片键合焊盘的Al金属元素不断消耗生成IMC，以键合盘Al金属层被消耗殆尽的时间作为Au-Al键合界面失效时间，则失效时间t_f模型[21]：

其中，，h _f=h_Al+2.5h_Al（Au-Al键合：Au内引线、Al键合盘）

式中，t_f是由于消耗完键合盘金属的失效时间，单位为s；h_f是Au-Al键合界面IMC的临界厚度，单位为cm，即Al键合盘的Al元素消耗殆尽对应的IMC厚度；D是与温度相关的扩散速率系数，单位为cm2/s，取决于各种双金属键合界面的相互扩散常数D₀和温度T；K是玻耳兹曼常数（8.617×10-5eV/K）；单位为T是温度，K；h_Al是Al键合盘的金属化层厚度。

3.多机理失效竞争寿命模型

在稳态温度应力下，DC/DC多个退化的失效竞争中，决定产品耗损寿命的是“短板”寿命。芯片退化失效、组装退化失效、其他退化失效的竞争结果，以最短失效时间的失效机理来表征产品的耗损寿命。厚膜DC/DC的耗损寿命由式（2-20）给出。

其中，t_chip=min{t_c,1，t_c,2，…，t_c,i，…，t_c,n}　　i=1,2,…,i,…,n

t_package=min{t_p,1,t_p,2,…,t_p,i,…,t_p,n}　　i=1,2,…,i,…,m

t_other=min{t_o,1,t_o,2,…,t_o,i,…,t_o,n}　　i=1,2,…,i,…,q

式中，TTF是失效时间，这里代表厚膜DC/DC的耗损寿命；t_chip是所有内装芯片相关失效机理的最短失效时间，t_c,i是第i个芯片失效机理的失效时间；t_packge是封装组装相关失效机理的最短失效时间t_p,i是第i个组装封装失效机理的失效时间；t_other是其他失效机理的最短失效时间t_o,i是第i个其他失效机理的失效时间。